大量的金錢和精力都花在探索FinFET工藝，它會持續多久和為什么要替代他們？

在近期內，從先進的芯片工藝路線圖中看已經相當清楚。芯片會基于今天的FinFET工藝技術或者另一種FD SOI工藝的平面技術，有望可縮小到10nm節點。但是到7nm及以下時，目前的CMOS工藝路線圖已經不十分清晰。

半導體業已經探索了一些下一代晶體管技術的候選者。例如在7nm時，采用高遷移率的FinFET，及用III-V族元素作溝道材料來提高電荷的遷移率。然后，到5nm時，可能會有兩種技術，其中一種是環柵FET，和另一種是隧道FET(TFET)，它們在比較中有微弱的優勢。原因都是因為最終CMOS器件的靜電問題，一種是在溝道的四周圍繞著柵極的結構。相比之下，TFETs是依賴陡峭的亞閾值斜率晶體管來降低功耗。

這場競賽還遠未結束。顯然在芯片制造商之間可能已經達成以下共識：下一代器件的結構選擇，包括III-V族的FinFET;環柵的FinFET;量子阱;硅納米線;SOI FinFET和TFET等。

未來仍有很長的路要走。除此之外，還有另一條路可能采用一種垂直的芯片架構，如2.5D/3D堆疊芯片以及單片3DIC。

總之，英特爾，臺積電和一些其他公司，它們均認為環柵技術可能會略占上風。Intel的Mayberry說，英特爾也正在研究它，這可能是能被每個人都能接受的工藝路線圖。

芯片制造商可能需要開發一種以上的架構類型，因為沒有一種單一的技術可為未來的應用是個理想的選擇。Intel公司副總裁，元件技術和制造部主任Michael Mayberry說。這不可能是一個單一的答案，有許多不同的答案，將針對不同的細分市場。”

英特爾同樣也對TFET技術表示出濃厚的興趣，盡管其他人有不同的意見。最終的贏家和輸家將取決于成本，可制造性和功能性。Mayberry說，例如，最為看好的是晶體管的柵極四周被碳納米線包圍起來，但是我們不知道怎樣去實現它。所以這可能不是一個最佳的選擇方案，它必須要能進行量產。

另一個問題是產業能否保持仍是每兩年的工藝技術節點的節奏。隨著越來越多的經濟因素開始發揮作用，相信未來半導體業移動到下一代工藝節點的時間會減緩，甚至可能會不按70%的比例縮小，而延伸下一代的工藝節點。

延伸FinFET工藝

在2014年英特爾預計將推出基于14nm工藝的第二代FinFET技術。同樣在今年，格羅方德，臺積電和三星也分別有計劃推出他們的14nm級的第一代FinFET技術。

intel公司也正分別開發10nm的FinFET技術，然而現在的問題是產業如何延伸FinFET工藝?對于FinFET技術，IMEC的工藝技術高級副總裁，An Steegen說，在10nm到7nm節點時柵極已經喪失溝道的控制能力。Steegen說，理想的方案是我們可以把一個單一的FinFET最大限度地降到寬度為5nm和柵極長度為10nm。

所以到7nm時，業界必須考慮一種新的技術選擇。根據不同產品的路線圖及行業高管的見解，主要方法是采用高遷移率或者III-V族的FinFET結構。應用材料公司蝕刻技術部的副總裁Bradley Howard說，從目前的態勢，在7nm節點時III-V族溝道材料可能會插入。

在今天的硅基的FinFET結構中在7nm時電子遷移率會退化。由于鍺(Ge)和III-V元素材料具有較高的電子傳輸能力，允許更快的開關速度。據專家說，第一個III-V族的FinFET結構可能由在pFET中的Ge組成。然后，下一代的III-V族的FinFET可能由鍺構成pFET或者銦鎵砷化物(InGaAs)組成NFET。

高遷移率的FinFET也面臨一些挑戰，包括需要具有集成不同的材料和結構的能力。為了幫助解決部分問題，行業正在開發一種硅鰭的替換工藝。這取決于你的目標，但是III-V族的FinFET將最有可能用來替代鰭的技術，Howard說。基本上，你做的是替代鰭。你要把硅鰭的周圍用氧化物包圍起來。這樣基本上是把硅空出來用III-V族元素來替代。